情報処理学会第73回全国大会
ScalableCoreシステム Version 1.1 (IPSJ-ACS論文誌 Vol.4 No.1)では最大64個の小規模FPGAボード (Xilinx Spartan-3E XC3S500E)を並べることで，タイル型メニーコアのM-CoreアーキテクチャをソフトウェアシミュレータSimMcと比較して約14倍高速にシミュレーションすることを可能にしています．
ScalableCoreシステムでは隣接FPGA間でシミュレーション情報の共有・同期を取りながら，ターゲットプロセッサシミュレーションを進めます．本発表ではFPGA間での同期情報の圧縮・削減を導入することでどの程度のシミュレーション高速化が達成できるかを見積もりました．
その結果，少ないノード数(=FPGA数)の場合には，効果があることがわかりました．
