読者です 読者をやめる 読者になる 読者になる

shtaxxx日記

コンピュータアーキテクチャについて研究している研究者の日記や技術紹介

flymakeでVerilog HDLをやってみよう

休日のプログラミングネタのメモ.

flymakeでVerilog HDLのSyntaxチェックをダイナミックにできるようにしてみよう.

 iverilog -tnull src.v

でSyntax Checkだけにできるみたい.