shtaxxx日記

コンピュータアーキテクチャについて研究している研究者の日記や技術紹介

FPGA

Debian Linux on Zynq Setup Flow (for Vivado 2015.4)

Xilinx Zynq(ARM搭載FPGA)の上でDebian Linux(8.0 Jessie)を動作させるためのチュートリアルを作りました。Slideshareからどうぞ。 以下の手順で専用ハードウェア(といってもチュートリアルではGPIOのみ)をLinux経由で制御するHW/SW協調システムを開発…

Xilinx ISEのフロアプランで使用されたスライスに色を付ける

Virtex-6講習会

2/7, 2/8と大崎のXlinxトレーニングセンターで開かれたVirtex-6ファミリーセミナーに参加してきました. 通常は数万円するらしいのですが,無料で講習会を受講できるとのことだったので試しに参加した次第です.内容は デバイス概要 DSP周り Select I/Oの使…

ML605

ついにXilinx ML605が納品されました! 研究室に行くと,自分の机の上に・・・.思ったより早く納品されてよかった.ML605はハイエンドFPGAのVirtex-6 XC6VLX240Tが搭載された評価ボード. USBやイーサネット,DVI/VGAなどのI/Oがしっかりしており,DDR3 SDRAM…

Verilog-HDLのtask文を回路記述に使ってみよう -まず手始めに-

taskでVerilogをCっぽく書いてみる・・・がしかし ハードウェア記述言語のVerilog-HDLにはtask文という構文がある. task文中では逐次的にreg変数への代入が記述できる. 通常,task文はテストベンチ中でテストターゲットの操作を行うために利用するが, これを…

Xilinx Virtex-5のリソース使用率の関係

Virtex-5の論理合成時のリソース利用率の値同士の関係が不明なのです Xilinx Virtex-5をターゲットにISE11.1でSynthesizeをすると,"Device Utilization Summary"で Number of Slice Register Number of Slice LUTs Number of fully used LUT-FF pairs など…