Veriloggen 0.5.0をリリースしました。Python 3.5をサポートしたり、遅延評価・合成の仕組みを入れたり、かなり意欲的な更新です。 github.com 最近、GoogleのTensorFlowが流行っていますね。データフローですね。そこで、今回の目玉は、パイプライン回路を…

Veriloggenをいろいろ更新し，Version 0.4.3をリリースしました． github.com 同時にPyverilogも1.0.1をリリースしました．テスト周りを補強しリファクタリングを行った安定版です． github.com 準備: PyverilogとVeriloggenのインストール 安定版のインスト…

引き続きVeriloggenのお話です．今回はVeriloggenのFSMライブラリの条件付き代入や遅延付き代入を紹介します． VeriloggenはPythonでVerilog HDLのソースコードを組み立てることができるライブラリです． 今回の例はGitHubのここにあります． github.com lib…

前回に引き続きVeriloggenの話．今回は， read_verilog_module(), read_verilog_module_str() を使って，Verilog HDLで書かれた既存のハードウェア構成を取り込んで，更に改変する方法についてまとめます． VeriloggenはPythonでVerilog HDLのソースコードを…

@miyox氏がSynthesijer.Scalaでソーティングネットワークを自動生成していたので，Veriloggenでも試してみた． VeriloggenはPythonでVerilog HDLのソースコードを組み立てるフレームワークです． github.com このソースコード一式は，ここにあります． 基本…

海外出張の帰りの飛行機の中でちょっと暇だったので，Verilog HDLのソースコードをPythonで組み立てるためのライブラリを作りました．Python2.x, 3.x両対応です． PyHDI/veriloggengithub.com veriloggen 0.2.0 : Python Package Indexpypi.python.org PyCoR…